半导体行业动态：High-NA EUV光刻技术取得量产进展 先进制程迎来新突破
高数值孔径光刻成为先进制程发展重点
随着半导体芯片制造工艺不断向更小尺寸推进，晶体管结构和电路布局日益复杂，传统光刻技术在分辨率提升方面面临越来越大的挑战。为了满足先进逻辑芯片和高密度存储器的制造需求，极紫外光刻（EUV）技术正在向更高数值孔径方向发展。
High-NA EUV是新一代极紫外光刻技术，其中NA代表数值孔径。传统EUV光刻系统的数值孔径为0.33，而High-NA EUV提升至0.55，能够进一步提高光刻分辨率，为更精细的电路图形加工提供技术支持。
这项技术主要面向先进逻辑芯片、下一代处理器以及高密度存储芯片制造，是半导体先进制程的重要技术路线之一。
Intel与ASML推进High-NA EUV生产应用
2026年9月，Intel Foundry与ASML公布了High-NA EUV技术的最新应用进展。双方表示，相关设备已经累计处理超过100万片晶圆，这些晶圆涵盖设备认证、研发测试及部分量产环节。
其中，High-NA EUV已经应用于部分Intel Core Ultra Series 3处理器的特定制造层。Intel表示，相关工艺在套刻精度、生产效率和设备可用率方面达到了预期要求。
这一进展意味着High-NA EUV正在从实验室工艺验证逐步进入实际生产应用，为后续先进制程发展积累制造经验。
High-NA EUV与传统EUV技术对比
|
对比项目 |
传统EUV |
High-NA EUV |
|---|---|---|
|
数值孔径NA |
0.33 |
0.55 |
|
光源波长 |
13.5nm |
13.5nm |
|
成像分辨率 |
满足现有先进制程需求 |
进一步提高 |
|
光学系统 |
常规EUV光学结构 |
高数值孔径光学系统 |
|
主要用途 |
先进逻辑及存储芯片 |
下一代先进逻辑及高密度存储 |
|
技术发展方向 |
持续优化生产效率 |
提升图形精细程度 |
光刻掩模技术也在同步升级
High-NA EUV的应用不仅涉及光刻设备本身，还需要掩模版、光刻胶、检测设备及相关工艺材料共同配合。
2026年9月，ASML与台积电宣布开展合作，推动EUV光刻产业向12英寸大尺寸光掩模技术转型。双方计划在2031年建立12英寸掩模试验生产线，并为2033年先进制程生产应用做好准备。
目前High-NA EUV仍可使用现有6英寸掩模版，但由于光学系统采用特殊的非对称成像设计，曝光视场受到一定限制。未来更大尺寸掩模技术有望改善相关限制，提高设备生产效率。
精密检测设备在光刻制造中的作用
随着光刻图形尺寸不断缩小，制造过程中的微小缺陷都可能影响芯片性能及生产良率。因此，先进光刻工艺对检测设备提出了更高要求。
|
检测环节 |
主要检测内容 |
相关设备 |
|---|---|---|
|
光掩模检测 |
图形缺陷、污染及尺寸偏差 |
光掩模缺陷检测设备 |
|
光刻胶检测 |
涂层均匀性、表面状态 |
膜厚测量仪、表面检测仪 |
|
晶圆图形检测 |
线宽、图形缺陷 |
CD-SEM、光学检测设备 |
|
套刻精度检测 |
不同工艺层之间的位置偏差 |
套刻测量设备 |
|
晶圆表面检测 |
颗粒、划痕及表面异常 |
晶圆表面检测仪 |
行业展望
High-NA EUV的发展，代表着半导体制造正在进入更高精度的图形加工阶段。随着Intel逐步推进生产应用，三星和台积电也在规划各自的技术导入时间表。
未来，光刻设备、光掩模、光刻胶、晶圆检测及精密测量等配套环节将面临新的技术要求。先进制程的竞争，也将进一步推动半导体制造设备及检测仪器向高精度、高稳定性和自动化方向发展。